(19)中华人民共和国国家知识产权局
*CN102480276A*
(10)申请公布号 CN 102480276 A(43)申请公布日 2012.05.30
(12)发明专利申请
(21)申请号 201010562499.7(22)申请日 2010.11.26
(71)申请人无锡华润上华半导体有限公司
地址214028 江苏省无锡市国家高新技术产
业开发区汉江路5号
申请人无锡华润上华科技有限公司(72)发明人程亮
(74)专利代理机构广州华进联合专利商标代理
有限公司 44224
代理人何平(51)Int.Cl.
H03F 3/45(2006.01)
权利要求书 1 页 说明书 5 页 附图 5 页权利要求书1页 说明书5页 附图5页
(54)发明名称
折叠式共源共栅运算放大器(57)摘要
本发明涉及一种折叠式共源共栅运算放大器，包括第一电流源、第二电流源、第一输入管、第二输入管、尾电流源、负载电流源、第二电压端以及输出管；第一电流源与第一输入管串联，第二电流源与第二输入管串联，第一输入管与第二输入管相连且连接处与尾电流源相连，尾电流源和负载电流源均连接第二电压端，负载电流源与输出管相连，第二电流源与第二输入管间设有输出端，且输出端与输出管相连；第二电流源是第一电流源的镜像电流源，流经第二电流源的电流与流经第一电流源的电流比值为大于1的定值。本发明通过设置镜像电流源，使得在尾电流源的偏置电流保持不变的情况下，能获得较大的输出端的输出电流，提高了摆率。CN 102480276 ACN 102480276 A
权 利 要 求 书
1/1页
1.一种折叠式共源共栅运算放大器，其特征在于，包括第一电流源、第二电流源、第一输入管、第二输入管、尾电流源、负载电流源、第二电压端以及输出管；所述第一电流源与所述第一输入管串联，第二电流源与所述第二输入管串联，所述第一输入管与所述第二输入管相连且连接处与所述尾电流源相连，所述尾电流源和所述负载电流源均连接第二电压端，所述负载电流源与所述输出管相连，所述第二电流源与第二输入管间设有输出端，且所述输出端与所述输出管相连；
所述第二电流源是所述第一电流源的镜像电流源，流经所述第二电流源的电流与流经所述第一电流源的电流比值为大于1的定值。
2.根据权利要求1所述的折叠式共源共栅运算放大器，其特征在于，所述第一电流源和第一输入管之间还串联接有第一MOS管。
3.根据权利要求2所述的折叠式共源共栅运算放大器，其特征在于，所述输出管是一个P型MOS管，所述输出管的源极连接所述输出端，所述输出管的漏极与所述负载电流源相连；所述第一MOS管是一个P型MOS管，所述第一MOS管的源极与第一电流源相连，所述第一MOS管的漏极与第一输入管相连，所述第一MOS管的栅极与所述输出管的栅极相连；所述第一MOS管与输出管在电路结构上为对称结构，所述第一MOS管与输出管的栅极电压相等。
4.根据权利要求3所述的折叠式共源共栅运算放大器，其特征在于，所述第一输入管和所述第二输入管为MOS管，所述第一输入管的栅极输入的电压与所述第二输入管的栅极输入的电压大小相等、方向相反，组成差分对。
5.根据权利要求2-4任意一项所述的折叠式共源共栅运算放大器，其特征在于，所述第一电流源和第二电流源为P型MOS管且源极接第一电压端，所述第一电流源和第二电流源的栅极相互连接且接于第一MOS管与第一输入管之间。
6.根据权利要求1所述的折叠式共源共栅运算放大器，其特征在于，还包括与所述输出端相连的缓冲输出模块，所述缓冲输出模块包括米勒电容、电阻以及缓冲单元，所述米勒电容的一端与所述输出端相连，另一端与所述电阻相连，所述缓冲单元的Vin端接于输出管和负载电流源之间，Vout端与所述电阻相连。
7.根据权利要求6所述的折叠式共源共栅运算放大器，其特征在于，所述缓冲输出单元采用共源放大器结构、推挽输出结构、源跟随器推挽输出结构中的一种。
8.根据权利要求1所述的折叠式共源共栅运算放大器，其特征在于，所述尾电流源是一个N型MOS管，所述尾电流源的漏极与所述第一输入管及第二输入管相连，所述尾电流源的源极与负载电流源连接。
9.根据权利要求1所述的折叠式共源共栅运算放大器，其特征在于，所述负载电流源是一个N型MOS管，其源极连接所述尾电流源和第二电压端，漏极与输出管相连。
10.根据权利要求1所述的折叠式共源共栅运算放大器，其特征在于，所述第一输入管和所述第二输入管为N型MOS管，所述第一输入管和第二输入管的源极相互连接且与所述尾电流源相连，所述第一输入管的漏极与所述第一MOS管连接，所述第二输入管的漏极与所述输出端、第二电流源及输出管相连。
2
CN 102480276 A
说 明 书
折叠式共源共栅运算放大器
1/5页
【技术领域】
[0001] 本发明涉及放大器，尤其涉及一种折叠式共源共栅运算放大器。
【背景技术】
[0002] 传统的运算放大器中，摆率(slew rate，SR)过小是运算放大器的高速应用的一个重要原因。摆率是指运算放大器的输出电压相对于时间的变化率的最大值。[0003] 传统的折叠式共源共栅运算放大器为了获取高的摆率，一般采用增加电路中电流源的偏置电流的方法实现。
[0004] 图1是一种传统的折叠式共源共栅运算放大器，尾电流源M3的电流为I，当输入电压
时，电路进入大信号工作状态，输入管M4导通、M9截止，M7和M8
亦截止，导致M5也截止，因此过电流源M1的电流与过M4、M3的电流都为I。电流源M2与M1的宽长比等参数相当，因此过M2的电流亦为I，通过M6对输出端的负载电容充电，正摆率SRP＝I/CL，其中CL表示负载电容的大小。反之，
时，负载电容将放
电，负摆率SRN＝I/CL。M1～M8均为金属氧化物半导体场效应管(MOSFET)，以下简称MOS管。该传统的折叠式共源共栅运算放大器一般采用增加尾电流源的偏置电流的方法增大摆率。
[0005] 然而，通过增加偏置电流的方法增大摆率，缺点是显而易见的，就是电路功耗亦会成倍增加，无法满足低功耗要求下的高速应用。【发明内容】
[0006] 基于此，有必要提供一种高摆率的折叠式共源共栅运算放大器。[0007] 一种折叠式共源共栅运算放大器，包括第一电流源、第二电流源、第一输入管、第二输入管、尾电流源、负载电流源、第二电压端以及输出管；所述第一电流源与所述第一输入管串联，第二电流源与所述第二输入管串联，所述第一输入管与所述第二输入管相连且连接处与所述尾电流源相连，所述尾电流源和所述负载电流源均连接第二电压端，所述负载电流源与所述输出管相连，所述第二电流源与第二输入管间设有输出端，且所述输出端与所述输出管相连；所述第二电流源是所述第一电流源的镜像电流源，流经所述第二电流源的电流与流经所述第一电流源的电流比值为大于1的定值。
优选的，所述第一电流源和第一输入管之间还串联接有第一MOS管。
[0009] 优选的，所述输出管是一个P型MOS管，所述输出管的源极连接所述输出端，所述输出管的漏极与所述负载电流源相连；所述第一MOS管是一个P型MOS管，所述第一MOS管的源极与第一电流源相连，所述第一MOS管的漏极与第一输入管相连，所述第一MOS管的栅极与所述输出管的栅极相连；所述第一MOS管与输出管在电路结构上为对称结构，所述第一MOS管与输出管的栅极电压相等。[0010] 优选的，所述第一输入管和所述第二输入管为MOS管，所述第一输入管的栅极输入的电压与所述第二输入管的栅极输入的电压大小相等、方向相反，组成差分对。
[0008]
3
CN 102480276 A[0011]
说 明 书
2/5页
优选的，其特征在于，所述第一电流源和第二电流源为P型MOS管且源极接第一
电压端，所述第一电流源和第二电流源的栅极相互连接且接于第一MOS管与第一输入管之间。
[0012] 优选的，还包括与所述输出端相连的缓冲输出模块，所述缓冲输出模块包括米勒电容、电阻以及缓冲单元，所述米勒电容的一端与所述输出端相连，另一端与所述电阻相连，所述缓冲单元的Vin端接于输出管和负载电流源之间，Vout端与所述电阻相连。[0013] 优选的，所述缓冲输出单元采用共源放大器结构、推挽输出结构、源跟随器推挽输出结构中的一种。[0014] 优选的，所述尾电流源是一个N型MOS管，所述尾电流源的漏极与所述第一输入管及第二输入管相连，所述尾电流源的源极与负载电流源连接。[0015] 优选的，所述负载电流源是一个N型MOS管，其源极连接所述尾电流源和第二电压端，漏极与输出管相连。[0016] 优选的，所述第一输入管和所述第二输入管为N型MOS管，所述第一输入管和第二输入管的源极相互连接且与所述尾电流源相连，所述第一输入管的漏极与所述第一MOS管连接，所述第二输入管的漏极与所述输出端、第二电流源及输出管相连。[0017] 上述折叠式共源共栅运算放大器，通过设置电流大小为第一电流源的数倍的镜像电流源(即第二电流源)，使得在尾电流源的偏置电流保持不变的情况下，能获得较大的输出端的输出电流，提高了摆率。而由于偏置电流不变，因此电路保持了较小的功耗。【附图说明】
[0018] 图1是一种传统的折叠式共源共栅运算放大器的电路原理图；[0019] 图2是一个实施例中折叠式共源共栅运算放大器的电路原理图；[0020] 图3是再一个实施例中折叠式共源共栅运算放大器的电路原理图；[0021] 图4是另一实施例中折叠式共源共栅运算放大器的电路原理图；[0022] 图5是缓冲单元采用共源放大器结构时的电路原理图；[0023] 图6是缓冲单元采用推挽输出结构时的电路原理图；
[0024] 图7是缓冲单元采用源跟随器推挽输出结构时的电路原理图。
【具体实施方式】
[0025] 为使本发明的目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
[0026] 图2是一个实施例中折叠式共源共栅运算放大器的电路原理图。折叠式共源共栅运算放大器100包括第一电流源10、第二电流源20、第一输入管40、第二输入管50、尾电流源30、负载电流源70以及输出管60。
[0027] 第一电流源10与第一输入管40串联。第二电流源20与第二输入管50串联，第一输入管40与第二输入管50相连且连接处与尾电流源30相连。尾电流源30和负载电流源70均连接第二电压端。负载电流源70与输出管60相连。第二电流源20与第二输入管50间设有输出端102，且输出端102与输出管60相连。
[0028] 第一输入管40和第二输入管50为MOS管。在本实施例中，第一输入管40的栅极
4
CN 102480276 A
说 明 书
3/5页
输入的电压Vin+与第二输入管的栅极输入的电压Vin-大小相等、方向相反，组成差分对。[0029] 第二电流源20是第一电流源10的镜像电流源，流经第二电流源20的电流与流经第一电流源10的电流比值为定值X，X＞1。过输出管60和负载电流源70的电流相等。[0030] 在另一个实施例中，折叠式共源共栅运算放大器还包括第一MOS管，第一MOS管串联接于第一电流源10和第一输入管40之间。
[0031] 图3是再一个实施例中折叠式共源共栅运算放大器的电路原理图，折叠式共源共栅运算放大器200包括第一电流源M1、第一MOS管M8、第二电流源M2、第一输入管M4、第二输入管M5、尾电流源M3、负载电流源M7以及输出管M6。[0032] 第一电流源M1是一个P型MOS管，其源极连接高压端VDD(即第一电压端)，漏极与第一MOS管M8相连，栅极与第二电流源M2相连。[0033] 第一MOS管M8是一个P型MOS管，其源极与第一电流源M1的漏极相连，漏极与第一电流源M1的栅极相连，栅极与输出管M6相连。[0034] 第二电流源M2是一个P型MOS管，其源极连接高压端VDD，栅极与第一电流源M1的栅极以及第一MOS管M8的漏极相连。[0035] 第一输入管M4、第二输入管M5是相同的N型MOS管，第一输入管M4的栅极是差分对正电压的输入端，第二输入管M5的栅极是差分对负电压的输入端；第一输入管M4和第二输入管M5的源极相互连接；第一输入管M4的漏极接第一MOS管M8的漏极，第二输入管M5的漏极接输出管M6。
[0036] 尾电流源M3是一个N型MOS管，其漏极接第一输入管M4和第二输入管M5的源极，源极与负载电流源M7连接。
[0037] 负载电流源M7是一个N型MOS管，其源极接尾电流源M3的源极且连接电路的低压端VSS(即第二电压端)，漏极与输出管M6相连。[0038] 输出管M6是一个P型MOS管，其栅极与第一MOS管M8的栅极相连，源极与第二电流源M2以及第二输入管M5的漏极相连(还连接输出端202)，漏极与负载电流源M7的漏极相连。其中输出管M6和第一MOS管M8的栅极电压为Vb1，尾电流源M3和负载电流源M7的栅极电压为Vb2。
[0039] 第一MOS管M8与输出管M6在电路结构上实现一个对称，这两个MOS管的源极电压近似相等，栅极电压相等，宽长比可以不相同。第一电流源M1的栅极与第一MOS管M8漏极相连，相对于未设置第一MOS管M8的情况(例如第一电流源M1的栅极直接连接M1的漏极)，第一电流源M1能够获得更低的栅极电压，这样第一电流源M1的面积可以做得更小。另外第一MOS管M8与输出管M6在电路结构上实现一个对称，使得第一电流源M1和第二电流源M2的漏端电压近似相等，从而使第二电流源M2镜像第一电流源M1的精度能够得到保证。
[0040] 本实施例中，第二电流源M2与第一电流源M1的宽长比为3∶1，差分对的尾电流源M3的电流的大小为I，同时令负载电流源M7的电流大小也为I。
[0041]
当输入电压
时(其中Vdast_M4表示第一输入管M4的过驱动电
压)，第一输入管M4导通，第二输入管M5截止，电路进入大信号工作状态，差分对的尾电流源M3的电流全部流过第一输入管M4，也就流过第一MOS管M8及第一电流源M1。因此流过第一电流源M1的电流大小为I，流过第二电流源M2的电流大小为3I。又因为流过负载电
5
CN 102480276 A
说 明 书
4/5页
流源M7的电流为I，因此过输出管M6的电流亦为I，输出端202的输出电流Iout＝3I-I＝2I，正摆率SRP1＝2I/CL，其中CL表示负载电容的大小。
[0042]
当输入电压时，第二输入管M5导通，第一输入管M4截止，电
路进入大信号工作状态，差分对的尾电流源M3的电流I全部流过第二输入管M5。由于第一输入管M4截止，第一电流源M1、第二电流源M2亦截止，又因为流过负载电流源M7的电流为I，因此过输出管M6的电流亦为I，负载电容通过输出端202放电的电流为：I+I＝2I，负摆率SRN1＝2I/CL。[0043] 可见，同背景技术中图1所示传统的折叠式共源共栅运算放大器相比，在偏置电流相等的情况下，图3所示的折叠式共源共栅运算放大器200的摆率是前者的两倍。并且图3所示实施例相对于图1所示的传统技术并未增加额外的MOS管，未增加电路的复杂度。相对于传统技术，本发明在功耗相等的情况下，摆率更高；在增加同样大小的偏置电流时，摆率提高的幅度是传统技术的2倍。
[0044] 图4是另一实施例中折叠式共源共栅运算放大器的电路原理图，其与图3所示实施例的主要区别在于增加了缓冲输出模块220。缓冲输出模块220包括米勒电容CC2、电阻R以及缓冲单元222。米勒电容CC2的一端与输出管M6的源极(以及输出端)相连，另一端与电阻R相连，缓冲单元222的Vin端与输出管M6的漏极及负载电流源M7的漏极相连，Vout端与电阻R相连。设置参数合适的米勒电容CC2及电阻R，能够对输入级和缓冲输出级的极点进行调节，以改善系统的稳定性。
[0045] 缓冲单元222可以采用不同的结构实现，例如共源放大器结构、推挽输出结构、源跟随器推挽输出结构等。
[0046] 图5是缓冲单元222采用共源放大器结构时的电路原理图。该实施例中，缓冲单元222包括P型MOS管M31和N型MOS管M32，P型MOS管M31的源极与VDD端相连，漏极与N型MOS管M32的漏极相连，且连接Vout端。N型MOS管M32的栅极为Vin端，源极连接VSS端。
[0047] 图6是缓冲单元222采用推挽输出结构时的电路原理图。缓冲单元222包括P型MOS管M33和N型MOS管M34，两MOS管的栅极连接Vin端，漏极连接Vout端。P型MOS管M33的源极与VDD端相连，N型MOS管M34的源极连接VSS端。
[0048] 图7是缓冲单元222采用源跟随器推挽输出结构时的电路原理图。缓冲单元222包括N型MOS管M35和P型MOS管M36，两MOS管的栅极连接Vin端，源极连接Vout端。N型MOS管M35的漏极与VDD端相连，P型MOS管M36的漏极连接VSS端。
[0049] 前述折叠式共源共栅运算放大器200还可以通过同时调节第二电流源M2与第一电流源M1的宽长比以及负载电流源M7的偏置电流来提高摆率。以图4所示的实施例为例，当第二电流源M2与第一电流源M1的宽长比为X∶1时，相应调节器件参数使得过M7的偏置电流大小为(X-1)I/2。
[0050]
当输入电压时，第一输入管M4导通，第二输入管M5截止，电
路进入大信号工作状态，差分对的尾电流源M3的电流全部流过第一输入管M4，也就流过第
一MOS管M8及第一电流源M1。因此流过第一电流源M1的电流大小为I，流过第二电流源M2的电流大小为X*I，又因为流过负载电流源M7的电流为(X-1)I/2，因此过输出管M6的电流亦为(X-1)I/2，对米勒电容CC2的充电电流达到：X*I-(X-1)*I/2＝(X+1)*I/2。正摆率
6
CN 102480276 A
说 明 书
5/5页
SRP2＝(X+1)I/2CC2，CC2表示米勒电容CC2的电容值。
[0051]
当输入电压时，第二输入管M5导通，第一输入管M4截止，
电路进入大信号工作状态，差分对的尾电流源M3的电流I全部流过第二输入管M5。由于第一输入管M4截止，第一电流源M1、第二电流源M2亦截止，又因为流过负载电流源M7的电流为(X-1)I/2，因此过输出管M6的电流亦为(X-1)I/2，米勒电容CC2的放电的电流为：I+(X-1)*I/2＝(X+1)*I/2，负摆率SRN2＝(X+1)I/2CC2。[0052] 也就是说，在不增大尾电流源M3的偏置电流大小的条件下(亦即不改变输入管的偏置电流大小)，仅通过调节第二电流源M2与第一电流源M1的宽长比以及负载电流源M7的偏置电流，可以实现摆率的增加。而图1所示的传统的折叠式共源共栅运算放大器无法实现这一点，当其不改变输入管的偏置电流而只改变负载电流源的偏置电流时，摆率不会发生变化。
[0053] 以上仅是以输出管采用N型MOS管为例，本发明的技术方案同样适用于P型MOS管做输入管的运算放大器。
[0054] 以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
7
CN 102480276 A
说 明 书 附 图
1/5页
图1
8
CN 102480276 A
说 明 书 附 图
2/5页
图2
9
CN 102480276 A
说 明 书 附 图
3/5页
图3
10
CN 102480276 A
说 明 书 附 图
4/5页
图4
11
CN 102480276 A
图5说 明 书 附 图
图612
5/5页
图7
